北极星智能电网在线讯:在2013年ICCAD年会上，中国半导体协会IC设计分会理事长魏少军公布了2013年中国集成电路设计的相关数据：2013年中国集成电路设计的销售额达142.19亿美元，比2012年增长了28.5%。伴随着中国集成电路设计业的蓬勃发展，对EDA、IP和代工的需求也将呈现不同的需求，本文是现场针对这些上游产业高层采访的总结。
EDA多样化发展，验证和IP领风骚，Synopsys、Cadence、Mentor Graphics和ARM等EDA和IP厂商的高层都一致认为系统级设计、对于先进节点工艺的支持以及对于验证的需求将越来越广泛。
在制造端和设计服务端，随着先进工艺(制程)的不断推进，FinFET、SOI等新技术的研发，整个IC产业链都将面临诸多挑战。
Synopsys: 强化协同设计、硬件验证和平台概念
“未来IC设计师在芯片设计初期就需要有一个系统设计的概念，结合软件和硬件进行协同设计以及IP的集成。”Synopsys总裁暨共同执行长陈志宽说，“而且随着设计复杂度的提高，验证的重要性日显，IP的另一个价值在于缩短验证的时间。” 随着先进制程工艺向20nm、16nm和14nm等不断推进，生产成本不断提高，在后端整合时，完整的验证将显得至关重要。他表示：“Synopsys一直致力于为工程师提供一个统一的验证平台，包括调试、仿真、模拟、样机到虚拟样机，甚至对IP的整合。”最近Synopsys进行的几项收购，如EVE、SpringSoft，都是在向这一目标迈进。
中国区总经理李明哲重点强调了硬件模拟器的必要性：尽管Synopsys购买了EVE加速器，但是其实它起始的原因不完全是为了硬件加速，未来的IC设计不仅仅是硬件加速，而更重要的是协同设计。EVE是补足我们这一块的不足，跟Synopsys原本的平台接在一起，再跟系统端的设计接在一起，加上我们原本已经有很多的IP。未来在整个设计里面IP的分量很大，如果你没有好的验证环境，成功率就不高。但是因为我们本身做了很多的IP，所以可以在IP开发的过程中，就把一些模型放到硬件加速里面，而且采用不同的验证方式。对于硬件加速这件事情，应该说未来的芯片设计已经不再是单独的硬件加速，要在最开始的时候你就要把这个概念带进来。
而就硬件加速器本身来说，Synopsys方案的优势在于采用了高性能FPGA，占地面积小，不需要配特殊的电源，不需要水冷，易于移动。
陈志宽进一步阐述了验证的独特性：Synopsys有几百个顾客，你如果看一下他们的设计团队，所有的团队在前端设计和后端设计看来都差不多，但验证团队都不一样。看未来的3至5年的发展，一定要有一个不一样的平台。所以Synopsys一直在推动平台，把不同的工具集成在一起，缩短设计流程。
李明哲补充到：如果用很简单的方式描述，一个芯片从设计到生产出来，可把它切为三大阶段：一个是前端的设计，然后是后端的整合和验证，最后是到生产。前端的系统设计其实就跟我们要盖一个会展中心的画蓝图一样，这个蓝图有很多的方案，这个就涉及到最初的验证;接下来到实践，不管是用硬体语言，或者是把硬体语言先放到那里面去，这里面会有功能验证的需求，到最后芯片做完之后回来测试其整个环节。我们以24个月为例，通常前面大概6个月花在系统定义上，接下来系统到实现可能只要3到4个月，有可能你会超过9个月到12个月是花在调试上。而采用先进的工具平台就可以把整合的时间缩短，其实整个24个月可能有机会缩短6到9个月，甚至更多。这以前比较困难做到，但是现在因为我们补充了相关的工具，我们现在已经比较有机会，根据不同的公司、不同团队的能力，有些团队比较熟FPGA，有些比较熟系统验证，就可以在不同场合里用不同工具配套，来让整个时间缩短。
“要特别注意22nm和16nm的良率。芯片设计完成之后，良率以前大部分都是跟制程有关，但是现在很多已经不是只跟制程有关，这也是我们在22和16nm最大的投入和最大的贡献。” 李明哲表示。
在IP策略上，陈志宽表示：我们去年营收是17亿美元，2014年应该能达到19亿，其中IP的是3亿到4亿，所以对我们是很大的一个收益，会继续下去。
