Cadence: 发力IP领域，硬件模拟器加速
Cadence今年成立25周年，进驻中国已21周年。Cadence副总裁、中国区总经理刘国军表示：“Cadence一直在系统级(包括板级以及封装级)、软硬件协同设计方面持续投资，通过并购和自主研发来帮助客户应对将来的设计挑战。”
“首先，现在的电子市场呈现出强劲的、持续的需求，包括互联网技术、手机设备还有物联网。并不像前几年，也可能有的人对半导体可能不看好，认为发展缺乏动力，”他认为，“第二，在这样一个大的市场状况下，衍生出我们面临的挑战，例如高速率的问题，低功耗的问题，还有软硬件协同件的问题;第三是生产，你必须要能做出来，也就是说随着工艺的进展，工艺上也碰到了瓶颈。在摩尔定律面临挑战时，有很多的生产制造者和设计方面都要有新的技术开发。举个例子，像3D IC，可能还有SOI。最后，Cadence在所有这些方面一直在持续的投资，从系统级，就是软硬件协同的设计，包括板极的设计。”
Cadence在今年上半年收购Tensilica后，不断完善在IP应用领域的布局。“Cadence大概从三、四年前开始进军IP的业务，但是我们的IP可能跟一般的现在市场上的一些厂商的IP不太一样，比较独特的地方主要是在定制和优化，以及软硬件协同集成IP方面。当然，对于一般性的IP我们通过前三年的购并和建立队伍，基本上都已经完成了。再下面就是跟制造，跟工艺相关的，包括3D IC、数据混模技术等，都有解决方案。未来Cadence在IP方面的发展策略将往先进制程技术靠拢。”刘国军强调了公司在IP领域的投入和策略，“一个例子，全球第一颗含A57内核的芯片是我们联合厂家设计的。”
“40、65、90nm的IP我们不会再去做了，很多的厂商已经做得很好，我们不会去做同质化竞争。Cadence非常清楚要开发28nm以后的IP，第二个特点就是现在有很多复杂的、高速的设计，客户可能有不同的需要，这是我们IP的特点。另一个是IP集成，我们可以把IP放在验证环境当中做提前的软硬件的验证，包括IP集成的验证，这个是我们的优势。另外还有一个不一样的是，从一开始我们的IP在中国就有研发，我们需要跟客户直接的接触，在上海的IP团队会有50人。”
无疑，IP并购补全了Cadence在IP种类上的完整性，同时，借助其服务和客户渠道，加速了原IP厂商的覆盖率和销售额。“实际上我们跟SMIC在IP上也有很大的合作，而且是28nm，就是28纳米以下才做，”他透露到，“我们的IP团队从原来的三、四年前的几十个人，发展到现在的七百多人。至于在中国的市场表现，去年比前年，我们在中国的IP业务是翻一倍，今年比去年又将翻一倍。”
随着半导体行业的快速发展，最大的支出体现在软件和验证这些环节，Cadence在最近也高调推出了其“帕拉丁”第二代硬件加速模拟验证系统。“什么叫验证?验证就是我想设计一个芯片，这个芯片它的功能在真正生产之前我要看得到它有没有什么问题。现在的芯片复杂度太大，当然跟先进节点光照太贵也有关系，验证和软件以后会成为开销最大的地方，而且我认为对于设计，包括EDA公司，也是投入最大的地方。在一定条件时，只有这个手段才能验证，因为必须要做到把它验证出来才可以去流片。”刘国军解释到，“Cadence有一个产品已经在日本看到了效果。即使在验证和软件设计、软硬件协同验证等多个环节，各个EDA公司肯定都会投入，但是要把它做到非常的确定，能够达到实现更好的设计的效果，那现在还是有限的。我认为Cadence真正算一个。”
进入先进节点时代，半导体行业在发生什么变化?“EDA公司的一个特点，就是它的投入真的很大。虽然Cadence在硅谷不算一个特别大的公司，但是研发投入的比例有两年是最高的，达到40%。”刘国军以EDA行业作为一个例子回答了这个问题，“进入到先进节点后，要不断地提升和研发，甚至有时候需要修改整个数据库，像Cadence就花了几乎五年的时间改善数据库架构，以满足混合信号和先进节点的需要，并兼容客户原来的数据。”
