基于DSP+ARM的便携式电能质量分析仪设计(1)

0 引言

随着国家工业规模的扩大和科学技术的发展，电网负荷结构发生了很大的变化，一方面，非线性、冲击性和不平衡负荷的大量增长使得电能质量恶化;另一方面，随着信息技术的发展。越来越多的敏感负载对电能质量的要求也越来越高。这就要求电能质量检测分析设备具有实时检测、快速分析、实时显示的能力。采用高性能数字信号处理器(DSP)和嵌入式计算机系统(ARM)双处理器架构设计电能质量分析仪能满足上述要求。DSP系统实现电压、电流信号的实时采集处理，通过加窗傅里叶变换和小波算法得到电能质量参数;ARM嵌入式平台运行WinCE操作系统完成人机交互、数据存储、实时显示等功能。该系统为仪器的可扩展性和智能化建立了良好的软硬件平台。

1 硬件系统设计

便携电能质量分析仪硬件系统设计应以功能实现和便携式设计为基础，并兼顾系统的可扩展性。

1.1 硬件系统总体设计

该硬件系统包括信号调理、数据采集与处理、ARM嵌入式平台、协控制器和电源系统5个模块，系统框架如图1所示。电网电压电流信号经调理电路预处理;采用高速ADC数字化后由DSP处理器系统实现缓存及快速、准确的分析计算;采集到的波形数据和分析计算结果通过FIFO传递到ARM嵌入式平台;采用LCD实现波形和分析结果显示;采用SD卡或USB存储设备来存储大量的数据以便回放或进一步深入分析;利用键盘或触摸屏实现人机交互功能;设置RS 232、USB和网络接口，便于实现电能质量分析仪的系统化和网络化扩展。

系统中采用CPLD芯片设计了协控制器。它的作用主要是产生A/D转换器所需要的采样时钟、完成采样通道的时序控制、综合FIFO读时钟逻辑、网卡地址控制逻辑和DSP启动模式的设置。系统硬件电路配有多种电源，通过对系统各模块电源进行控制，以及使DSP按测量需求工作在节电模式等措施实现了系统低功耗设计。系统采用电池供电，满足便携式仪器要求。

1.2 数据采集和处理模块

电能质量分析仪需要有较高的测量准确度，并且电网电压电流信号除了50 Hz工频分量以外，还包含电压瞬变、短时电压骤升骤降等因素引起的高频分量;按照一般电网测试要求，需要检测8路信号(4路电压和4路电流);这里需要高速、高分辨率、多通道、低功耗的ADC芯片。TI公司出品的AD7655是一款低成本、4通道、1 MSPS采样率、16位ADC芯片。该芯片典型功耗为120 mW，采样率为10 KSPS时只有2.6 mW，满足系统低功耗要求;芯片内有两个低噪声、宽频带的采样保持器和相应的模拟开关，允许两个通道同时采样。选用两片AD7655可满足系统设计需要。

数字信号处理器选用ADI公司的ADSP-21161N32位浮点DSP芯片。该芯片采用超级哈佛结构，拥有多条内部总线、高速运算单元、大容量存储器、灵活多样的外部接口。它的内核工作频率可达100 MHz，外部总线工作频率可达50 MHz，运算处理速度可高达600 MIPS，以较低的工作频率实现了较高的处理能力，同时降低了功耗。而ADI公司提供的根据处理器量身制作的IDE环境极大的方便了DSP软件开发，最大程度上发挥了处理器的性能。

两片AD7655与DSP通过“三线”SPI接口连接，DSP对数据进行缓存并进行一系列运算，将计算结果通过LINK PORTS接口发送给FIFO实现数据传输功能。ADC的采样时钟、每个ADC中的通道切换和双ADC调度等控制逻辑由协控制器实现。

1. 3 协控制器

协控制器逻辑电路框图如图2所示。图2中，采样时钟发生器为A/D转换器提供采样时钟;ADC通道轮换控制电路协调8个通道的数据转换次序，协助DSP准确地读取各相电压电流信号;DSP启动模式控制电路协助DSP上电初始化程序从FLASH自启动;FIFO读时钟逻辑电路由ARM嵌入式平台控制，产生读时钟，完成DSP与ARM系统的数据传输;网卡地址控制逻辑为CS8900网卡提供读写逻辑。