数字芯片均应做去耦设计，特别是携带丰富高次谐波的数字电源引脚，通常用0.1uF电容与1nF电容并联。对于数字芯片中因结构、传输路径等客观因素影响的关键信号均应做去耦设计，去耦时应注意不要影响信号的正常传输。
对于特别敏感的电路单元，在成本允许和结构设计时应充分考虑，针对辐射试验项目(RS和RE)屏蔽材料选择铝或铜等金属，设计时为保证足够的屏蔽效能应保证低接地阻抗，在此不作详细说明。
4 结构级、PCB级设计
结构上需要考虑静电放电、射频电磁场辐射、辐射发射三项EMC试验项目，下面主要以因结构限制，在PCB设计中常出现的一些问题进行分析。
常见问题一，仪表因自身结构紧凑，内部常由几块PCB构成，PCB之间通过插针、互联排线等连接，如何进行EMI防护?
这些都是EMC最为脆弱的环节，当连线长度与干扰频率的波长可比拟时，既容易接收到外界的干扰，也容易将内部干扰带出产品，引起EMI超标。
设计时可从以下三方面着手解决：①对插针中传递的信号进行滤波;②尽量减少插针、互联排线的长度(从工艺角度可将其捆扎);③增加地针数目，最好采用“地--信号1--地--信号2--地--信号3--地”方式，减少信号的回路面积，降低不同PCB之间的Zgnd.
常见问题二，针对液晶显示屏，LED指示灯，孔缝等如何进行静电ESD防护?
在设计中建议对液晶显示屏采取透明材料绝缘处理，或增大与内部电路的放电距离。
PCB布线时应注意：①滤波器设计时不要让输入输出分开，避免耦合，最好采用“一”或“L”型;②对关键芯片的敏感信号去耦时，去耦电容应紧靠其管脚，以减小回路面积;③敏感信号不能从晶振底部穿越，也不能离靠近仪表端口，长距离传输时，应注意采用包地方式;④尽量缩短关键信号的传递路径距离，采用伴地设计时，注意增加地过孔的数目;⑤注意不要让敷地存在地割裂情况;⑥通过增加距离来降低相信号通道间的空间耦合;⑦通过正交来解决PCB顶层和底层信号的相互影响;⑧模拟地和数字地在一点处连接，A/D通常视作模拟器件。
