2.3FPGA功能设计
2.3.1系统逻辑
FPGA设计包括CPU板FPGA设计和网络板FPGA设计两部分。网络板的FPGA主要实现扩展网络功能和网络数据的解码功能；CPU板的FPGA主要实现CPU与FPGA之间的数据通信以及与网络板FPGA的交互数据的功能。功能如图7所示。
图7FPGA系统连接图
2.3.2FPGA逻辑功能
其主要功能是完成8个以太网MAC与串行的高速LVDS总线之间的通信。可以实现8个10/100MMAC与8个PHY芯片进行数据交互。为每一个MAC设计两个帧的缓冲区，每个缓冲区大小为2048字节；同时可以实现LVDS本方案考虑使用LVDS接口实现FPGA之间的互联。FPGA收到网络数据包之后，通过8b/10b编码转换成（至少）1Gbps的网络数据流，将其传输到CPU板的FPGA。
但由于封包解包逻辑8个以太网MAC的数据是并行的，而LVDS总线是串行的，所以还要考虑：LVDS选择性的从8个MAC读取数据传输。其选择MAC的顺序是1至8，而后绕回到1；其选择依据是当前MAC的缓冲区是否有合法的数据帧，如果有则发送，没有则直接跳过。LVDS传输的帧格式如图8所示。
图8LVDS帧格式
结论
本文根据智能变电站二次功能实现的工程设计，研究了智能变电站二次系统动态重构，提出了动态重构功能的硬件及软件解决方案。在研究过程中，以智能变电站二次功能实现的各个环节为基础，研究了智能变电站基于信息共享的二次设备功能软件构造技术及功能软件组件实现技术。
重构技术在智能变电站运行及维护工作中的自愈、自适应、自恢复等方面具有一定优势，为智能变电站二次系统提供了新的手段，增加了二次系统运行的灵活性，有利于推动变电站智能化进程。
